前置き Zynqにぶら下がっている2台のFPGAのレジスタ設定用にAXI Chip2Chip IPを使用しようとしたところ、IPが期待した通りに動かなかったためそのデバッグと対策を行った。 現象 下記系で設計し実機デバッグを行ったところ、SoC-FPGA1間はLinkが立つが、FPGA…